花费 14 ms
PCI Verilog IP

1 PCI IP设计 虽然PCI已经逐渐淘汰,但是还是有不少应用需要这样的接口通讯。 设计目的是为了提供基于源码的PCI IP,这样硬件就不必受限于某一个FPGA型号,也方便A ...

Wed Feb 16 17:55:00 CST 2022 0 1409

 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM